入門手冊：記憶體技術和測試挑戰

本 DRAM 記憶體入門手冊（

下載地址：

大記憶體技術在行業中的實踐

和

記憶體技術：記憶體測試和測量挑戰

）概括介紹了 DRAM 的概念，展示了 DRAM 可能的未來發展方向，並概括了怎樣透過驗證來改善記憶體設計。

人們一直希望計算機記憶體變得容量更大、速度更快、功率更低、物理尺寸更小。這些需求正推動著 DRAM 技術不斷髮展。在過去幾年中，多次技術增強已經推進了主流DRAM 的發展，如 SDRAM （同步 DRAM）、DDR （雙倍資料速率） SDRAM、DDR2 SDRAM、DDR3 SDRAM、DDR4SDRAM、LPDDR （低功率DDR）、GDDR2 （圖形DDR2）、GDDR3、GDDR4和GDDR5。計算機記憶體在DIMM（雙列直插記憶體模組）中的使用方式也一直推動著這一演進。DIMM實現方案已經從非寄存DIMM擴充套件到包括多個寄存 DIMM 和 FB-DIMM （全面緩衝的 DIMMs）。

一般來說，計算機記憶體安裝在可插拔 DIMM 上，DIMM在組裝過程中簡便地安裝在計算機中。計算機使用者可以在購買計算機之後，透過增加或更換DIMM來升級計算機記憶體。結果，計算機中使用的記憶體要求高度相容當前和未來計算機及與DIMM一起使用的當前和未來記憶體。相容能力的主要方面有兩個。

第一，記憶體必需相容計算機制造商使用的各種記憶體控制器中心；

第二，在計算機的同一記憶體系統中混合使用不同製造商的記憶體時，記憶體必需能夠正確執行。開放的記憶體標準有助於保證記憶體相容能力。

JEDEC是一家非營利組織，其成員包括記憶體製造商、計算機制造商、測試製造商等等。開放的 JEDEC 標準規定了製造商在實現記憶體產品時必需遵守的規範，以便能夠與其它製造商的記憶體和計算機記憶體控制器中心互操作。這些標準涵蓋了物理特點、DIMM 電路板佈局、電訊號、暫存器定義、功能操作、記憶體協議等。檢驗和測試記憶體是否符合 JEDEC 規範是保證記憶體與其它製造商產品一起可靠執行及互操作的關鍵步驟。

新的 DRAM 設計將滿足容量更大、速度更快、功率更低和物理尺寸更小的計算機和嵌入式系統記憶體要求。結果，發生了下面的 DRAM 變化：記憶體容量的提高，記憶體條數量提高，突發長度提高，供電電壓下降，邏輯電壓擺幅下降，時鐘速率提高，資料速率提高，記憶體通道實現方案從大量的並行訊號轉向數量較少的高速序列訊號，記憶體通道數量提高，電路板密度提高等等。這些發展趨勢導致設計人員需要使用新技術和新工具，設計、檢驗和除錯自己的記憶體系統。

由於記憶體時鐘速率提高及邏輯電壓擺幅下降，訊號完整性更多地成為可靠執行記憶體的問題。結果，發展趨勢是新的 DRAM 功能出現，以重點改善記憶體系統的訊號完整性。這些功能包括動態控制的 ODT （片內模具上端接）， OCD （晶片外驅動器）校準及帶AMB（高階記憶體緩衝器）的全面緩衝的 DIMM。

DRAM核心結構由多個記憶體單元組成，這些記憶體單元分成由行和列組成的兩維陣列。訪問記憶體單元需要兩步。先尋找某個行的地址，然後在選定行中尋找特定列的地址。換句話說，先在 DRAM IC 內部讀取整個行，然後列地址選擇 DRAM IC I/O（輸入 / 輸出）針腳要讀取或要寫入該行的哪一列。

DRAM讀取具有破壞性，也就是說，在讀操作中會破壞記憶體單元行中的資料。因此，必需在該行上的讀或寫操作結束時，把行資料寫回到同一行中。這一操作稱為預充電，是行上的最後一項操作。必須完成這一操作之後，才能訪問新的行，這一操作稱為關閉開啟的行。

在介面到同步處理器時，DRAM 的非同步操作帶來了許多設計挑戰。SDRAM （同步DRAM）是為把DRAM操作同步到計算機系統其餘部分，而不需要根據 CE# （晶片啟動活動低）、RAS#、CAS#和WE#邊沿轉換順序定義所有記憶體操作模式而設計的。

SDRAM增加了時鐘訊號和記憶體命令的概念。記憶體命令的型別取決於 SDRAM 時鐘上升沿上的 CE#， RAS#，CAS# 和 WE# 訊號狀態。產品資料根據 CE#， RAS#，CAS# 和 WE# 訊號狀態，以表格形式描述記憶體命令。

透過提高時鐘速率、突發資料及每個時鐘週期傳送兩個資料位，DDR （雙倍資料速率） SDRAM 提高了記憶體資料速率效能。DDR SDRAM 在一條讀取命令或一條寫入命令中突發多個記憶體位置。讀取記憶體操作必需傳送一條 Activate 命令，後面跟著一條 Read 命令。記憶體在時延後以每個時鐘週期兩個記憶體位置的資料速率應答由兩個、四個或八個記憶體位置組成的突發。因此，從兩個連續的時鐘週期中讀取四個記憶體位置，或把四個記憶體位置寫入兩個連續的時鐘週期中。

DDR SDRAM 有多個記憶體條，提供多個隔行掃描的記憶體訪問，從而提高記憶體頻寬。記憶體條是一個記憶體陣列，兩個記憶體條是兩個記憶體陣列，四個記憶體條是四個記憶體陣列，依此類推。四個記憶體條要求兩個位用於記憶體條地址（BA0 和 BA1）。

DDR2 SDRAM 較 DDR SDRAM 有多處改進。DDR2SDRAM時鐘速率更高，從而提高了記憶體資料速率。隨著時鐘速率提高，訊號完整性對可靠執行記憶體變得越來越重要。隨著時鐘速率提高，電路板上的訊號軌跡變成傳輸線，在訊號線末端進行合理的佈局和端接變得更加重要。

地址、時鐘和命令訊號的端接相對簡明，因為這些訊號是單向的，並端接在電路板上。資料訊號和資料選通是雙向的。記憶體控制器中心在寫入操作中驅動這些訊號，DDR2 SDRAM在讀取操作中驅動這些訊號。多個DDR2SDRAM 連線到同一個資料訊號和資料選通上，進一步提高了複雜度。多個 DDR2 SDRAM 可以位於記憶體系統相同的DIMM上，也可以位於記憶體系統不同的DIMM上。結果，資料和資料選通驅動器和接收機不斷變化，具體取決於讀取 / 寫入操作及訪問的是哪個 DDR2 SDRAM。

DDR3 SDRAMDDR3 SDRAM 是一種效能演進版本，增強了 SDRAM技術，它從800 Mb/s開始，這是大多數DDR2 SDRAM支援的最高資料速率。DDR3 SDRAM支援六檔資料速率和時鐘速度。DDR3-800/1066/1333SDRAM 於 2007 年投入使用，DDR3-1600/1866SDRAM 則預計在 2008 年投入使用，DDR3-2133SDRAM 則預計在 2009 投入使用。

DDR2 和 DDR3 SDRAM 都有 4 個模式暫存器。DDR2 定義了前兩個模式暫存器，另兩個模式暫存器則預留給將來使用。DDR3使用全部4個模式暫存器。一個重要差異是DDR2 模式暫存器規定了讀出操作的 CAS 時延，寫入時延則是1減去模式暫存器讀出時延設定。DDR3模式暫存器對 CAS 讀出時延和寫入時延的設定是唯一的。DDR3 SDRAM使用8n預取架構，在4個時鐘週期中傳送 8 個數據字。DDR2 SDRAM 使用 4n 預取架構，在 2個時鐘週期中傳送 4 個數據字。

GDDR是一種圖形卡專用儲存技術，目前規定的變種有四個：GDDR2、GDDR3、GDDR4 和 GDDR5。GDDR的技術與傳統 DDR SDRAM 非常類似，但功率要求不同。其降低了功率要求，以簡化冷卻，提供更高效能的儲存器模組。GDDR也是為更好地處理處理圖形要求設計的。

JEDEC已經規定了DIMM標準，並繼續工作，以規定基於新的記憶體型別和記憶體結構的新型 DIMM。DIMM資料寬度取決於 ECC（糾錯碼）支援。ECC 是用來檢測和校正錯誤的8個校驗位。標準DIMM 資料寬度在沒有 ECC 時為 64 位，在有 8 個 ECC 位時為 72 位。

DIMM 主要結構有三個：UDIMMs， RDIMMs 和 FBDIMMs。每個 DIMM 結構都有自己的優點和侷限性。UDIMM 是非寄存 DIMM。UDIMM 不緩衝 DIMM 上的DDR、DDR2和DDR3 SDRAM訊號。

UDIMM是第一個 DIMM 實現方案。對單或雙 DIMM 記憶體系統，UDIMM 的速度最快，成本最低。記憶體控制器中心直接控制所有DRAM訊號。UDIMM上沒有緩衝器或暫存器，會延遲內控制器中心和SDRAM之間的訊號。記憶體控制器中心記憶體通道上擁有的UDIMM數量受到訊號完整性限制。下述因素會降低訊號完整性：提高記憶體時鐘速度，提高走線長度，提高記憶體通道上 UDIMM 數量，提高UDIMM上的排列數量。記憶體控制器中心檢視每個聯結器、每條軌跡、每條軌跡分支和每個 SDRAM 針腳。樹枝結構的阻抗問題限制著記憶體通道可以可靠執行的時鐘頻率和 UDIMM 數量。

採用單獨記憶體通道的記憶體控制器為提高記憶體系統中的UDIMM 數量提供了一條途徑。兩條單獨的記憶體通道可以支援兩個高速 UDIMM，每條記憶體通道一個UDIMM。

RDIMM 是寄存雙列直插記憶體模組。RDIMM 透過緩衝RDIMM上的RDIMM SDRAM時鐘、命令訊號和地址訊號，減少樹枝結構問題。時鐘訊號使用鎖相環（PLL）緩衝，命令訊號和地址訊號使用暫存器鎖存裝置緩衝。

典型的寄存 DIMM 使用一個 PLL IC 及兩個帶暫存器的 IC 實現。記憶體控制器中心時鐘、命令訊號和地址訊號檢視主機板軌跡、DIMM 聯結器、RDIMM 暫存器和 RDIMM PLL 的阻抗。這降低了樹枝結構，可以在記憶體通道上使用更多的 RDIMM，提高了速度。對雙向DQ資料線和DQS資料選通線，其沒有緩衝或降低訊號負荷的優勢。此外，RDIMM記憶體接入時間比UDIMM慢一個時鐘週期，因為要求一個時鐘週期，把命令和地址訊號鎖存到 RDIMM 上的暫存器中。

FB-DIMM是全面緩衝的DIMM。FB-DIMM使用DDR2SDRAM，FB-DIMM2使用DDR3 SDRAM。所有DDR2SDRAMs和DDR3 SDRAMs訊號都在FB-DIMM和FBDIMM2 中帶有 AMB（高階記憶體緩衝器）的 IC 上從記憶體系統中緩衝。

下載地址：

大記憶體技術在行業中的實踐

記憶體技術：記憶體測試和測量挑戰

記憶體資料庫白皮書

金融級資料庫容災技術報告（2021）

資料庫發展研究報告（2021年）

分散式資料庫原理和架構設計

本號資料全部上傳至知識星球，加入

全棧雲技術知識

星球下載全部資料。

END

免責申明：

本號聚焦相關技術分享，

內容觀點不代表本號立場

，可追溯內容均註明來源，釋出文章若存在版權等問題，請留言刪除，謝謝。